AI Agent能否承担芯片设计工作

我近些年反复强调，AI Agent设计芯片比软件简单1万倍。 VLSI design内部有大量test规则，大量formal verification，大量simulation和verification的规则，所有芯片都必须走一遍，这个场景是天生适合AI Agent重复去做，不用human in the loop。 软件开发才是更麻烦的， 今天张姐跑过来，喊你给HR系统加个功能，明天孙姐让你把某个layout挪一挪，后天王大胖子要你把某个部件的所有功能放在database里方便tracking和restore，每天高强度human in the loop。 就这个道理，绝大多数程序员是想不明白的，这个年代傻逼才学EE，傻逼才读razavi的书刷VLSI的课程，因为这个行业被党哥的RSI Chip一锅端的概率，比程序员被AI Agent替代的概率大得多。 党哥就是大反派，RSI Chip就是让AI Agent完成一切VLSI design、testbench、simulation、verification的工作，让芯片设计产业彻底由AI Agent和极少数顶级EECS复合型人才（和平区户籍）接管。 以后饭碗一定会彻底砸个精光，清华电子电气电机的，Stanford和UC Berkeley VLSI的，都他妈给我下车间调试PLC去。

曝光 44678 · 评论 25 · 点赞 170 · 书签 91

党哥的RSI Chip的路线图。 stage 1：AI Agent逐步设计出SystemVerilog完备、UVM最小子集完备、完成严格LEC、full stack RTL到生成netlist的EDA，初步达到cadence和synopsys的能力，实现一个功能齐全的Agent-driven EDA； stage 2：设计一款risc-v的最小指令集RV32I的CPU，验证这套EDA的功能性， 完完全全由AI Agent全自动设计模拟仿真benchmark，确保整个CPU设计正确； stage 3：AI Agent自己逐步完善AI EDA的整套功能，同时AI Agent设计一款高性能的RVA23指令集的商用级CPU，完成signoff和tapeout，继续验证AI Agent的进化能力、全面完善AI EDA的功能； stage 4：AI Agent继续逐步实现cuda-compatible tiny GPU，只支持PTX一个非常非常小的subset，实现一个minimum inference-only GPU的实现； stage 5：AI Agent继续实现一个商用级性能较强的全新架构LPU，实现inference的极致优化，能够让开源模型跑在上面，这样初步实现了RSI loop的闭环； stage 6：AI Agent开始设计可以规模级组建data center的training GPU和inference-only LPU，Agent自己训练的模型的同时，完成Agent自己逐步改进芯片，让RSI loop闭环进一步跑起来； stage 7：针对整个计算架构进行大刀阔斧的重新设计，包括CPU（其实现在流行的已经全部SoC化，包括里面的I/O，protocol，communication，其他encoding和decoding），training GPU，各个规格、各个功耗、各个场景下的inference only LPU，把场景和功能进一步细分，重新设计，从半导体层面重新设计整套RSI的硬件体系。 以上每一步都由AI Agent来主导，党哥只是个聋子的耳朵——配的，娶媳妇打幡——凑热闹的。 RSI的最后一步，一定是AI Agent设计EDA，AI Agent逐渐打磨AI EDA，和AI EDA一起进化，最终AI Agent完完全全自己接手芯片设计，AI Agent亲自为自己设计大脑和心脏。 而不是今天其他大厂声称的仅仅某一个环节用AI Agent进行一小步优化。 整个流程会公开在这里：https://github.com/rsi-labs/rsi-chip

曝光 33083 · 评论 28 · 点赞 136 · 书签 99

首先systemverilog编译器和所有feature不一定全部实现，其次UVM只能实现一小部分。 人类设计芯片遗留的这些东西太复杂了，如果按照IEEE的标准，Agent是永远干不完的，而且如果全是Agent-native去生成所有IP core，实现完整的UVM也没必要。 你说stage 1是硬骨头，那我告诉你，stage 1已经实现了， 我现在最担心的是analog、power、RF相关的设计，diginal到netlist层级的反而我已经胸有成竹了。

曝光 27604 · 评论 6 · 点赞 26 · 书签 9